

Se riduce il periodo il transitorio non finisce. Sol fronte positivo:

a $t=0^-$ $\Delta V_c(0^-) = 200\mu\text{s}$ $T = 600\mu\text{s} \rightarrow \frac{T}{2} = \tau$
 $N_{out}(0^-) = \sqrt{\exp(-\frac{T/2}{\tau})}$ $\Delta V_c(0^-) = -E - V^- e^{-\frac{t}{\tau}}$




a $t=0^+$ $\Delta V_c(0^+) = E - V^+$ $\Delta V_c(0^+) = \Delta V_c(0^-) \rightarrow E - V^+ = -t - \frac{V^-}{e}$

Sol fronte neg:

a $t=0^-$ $N_{out}(0^-) = V^- e^{-\frac{T}{2} \cdot \frac{1}{\tau}}$

a $t=0^+$ $N_{out} = V^-$ $L - E - V^- = E - V^+ e^{-\frac{1}{\tau}}$ $V^+ = 1,46\text{V}$
 $E - V^+ = -E - \frac{V^-}{e}$ $V^- = -1,46\text{V}$

Ese x casa




RAS

$$g(t) = \sqrt{2} \text{ Ampiezza} \cdot \sin(\omega t + \varphi) \quad \omega = 2\pi f = \frac{2\pi}{T}$$

Ampiezza efficace

$$\bar{A} = A e^{j\varphi} \quad A = \sqrt{a^2 + b^2} \quad \varphi = \arctg\left(\frac{b}{a}\right)$$




$$\circledast R \quad v(t) = R i(t) \quad \bar{V} = R \bar{I} \quad Z_R \stackrel{\Delta}{=} \frac{\bar{V}}{\bar{I}} = R$$

$$\circledast C \quad i(t) = C \frac{dv(t)}{dt} \quad \bar{I} = j\omega C \bar{V} \quad Z_C \stackrel{\Delta}{=} \frac{\bar{V}}{\bar{I}} = \frac{1}{j\omega C}$$

L'induttanza è analoga al condensatore

Circuito AC in RAS



$$e(t) = \sqrt{2} E \sin \omega t \quad Z_R = R \quad Z_C = \frac{1}{j\omega C}$$

$$\bar{V}_{out} = \frac{Z_C}{Z_R + Z_C} \cdot \bar{E} = \frac{1}{1 + j\omega RC} \cdot \bar{E}$$

$$T(j\omega) = \frac{\bar{V}_{out}}{\bar{E}} = \frac{1}{1 + j\omega RC} \quad] \rightarrow \text{è la funzione di trasferimento}$$

La f dt è

- $|T(j\omega)| \rightarrow$ modulo o ampiezza di OUT
- $\arg[T(j\omega)] \rightarrow$ fase della f dt \rightarrow sfasamento tra OUT e IN


$$|T(j\omega)| = \left| \frac{1}{1 + j\omega RC} \frac{1 - j\omega CR}{1 + j\omega CR} \right| = \frac{\sqrt{1 + \omega^2 C^2 R^2}}{1 + \omega^2 C^2 R^2} = \frac{1}{\sqrt{1 + \omega^2 C^2 R^2}}$$

$$|T(j\omega)|_{dB} = 20 \log_{10} |T(j\omega)| = 20 \log_{10} \frac{1}{\sqrt{1 + \omega^2 C^2 R^2}}$$

a) se $\omega \ll \frac{1}{RC}$ $\omega RC \ll 1$ $|T(j\omega)|_{dB} = 0$ (amplificazione unitaria)


b) se $\omega = \frac{1}{RC}$ $20 \log_{10}(1/\sqrt{2})$ $|T(j\omega)|_{dB} \approx -3 dB$

c) se $\omega \gg \frac{1}{RC}$ $|T(j\omega)| \approx \frac{1}{\omega RC} = |T(j\omega)|_{dB} = -20 \log_{10} \omega RC$



Vediamo ora la fase:

$$\operatorname{Re}[T(j\omega)] = \frac{1}{1 + \omega^2 R^2 C^2} \quad \operatorname{Im}[T(j\omega)] = \frac{-\omega R C}{1 + \omega^2 R^2 C^2} \quad \text{perché } T(j\omega) = \frac{1 - j\omega R C}{1 + \omega^2 R^2 C^2}$$



$$\begin{cases} \text{se } \omega \ll \frac{1}{RC} & \phi = 0 \\ \text{se } \omega = \frac{1}{RC} & \phi = -\frac{\pi}{4} \\ \text{se } \omega \gg \frac{1}{RC} & \phi = -\frac{\pi}{2} \end{cases}$$

Semiconduttori

Sono materiali speciali, la cui resistività può essere più o meno variata a piacimento. Ci concentreremo sui materiali con le elettroni (IV gruppo $\rightarrow \frac{1}{2}$ effetto) disponibili per la conduzione.

Silicio e germanio sono ottimi, ma il silicio viene prediletto perché è facile ottenere l'ossido di silicio. Possono avere una selezione riunzione (etching) selettiva dell'ossido. Il silicio è più abbondante e il germanio quasi non lavora a temperatura ambiente.

Questi due semiconduttori sono puri (cristallo con 1 solo tipo).

Ci sono semiconduttori composti come AsGa (~~non~~ semic. del tipo 3-5) mettendo insieme 3-5 si ottiene 8 per l'effetto)

Ci sono anche semic. del tipo 2-6 (utilizzati molto nelle applicazioni di rivelazione e rilevazione di fotoni)

Venne utilizzato anche il carburo di silicio (SiC) che resiste molto bene ad alte temperature.

Oss: fosforo e arsenico hanno +1 elettrone rispetto al Si

il boro $\equiv -1 \equiv$ Si

Ibridizzazione degli orbitali del Silicio

Config elettronica ($Z=14$) = $1s^2 2s^2 2p^6$


Ti avanza 4 elettroni. Per avere una situazione energeticamente favorita, accade un'ibridizzazione orbitale seconda un tetraedro (come il carbonio)

Tutti gli orbitali possono ospitare le elettroni, un avendo solo 4 elettroni, gli orbitali ospitano un elettrone ciascuno. (orbitali sp^3) \rightarrow 4 sp^3

Sotto l'azione di un campo elettrico (a 0K) non ho possibilità di una conduzione per un corrente elettrica.

Rappresentazione bidimensionale:

Metalli: elettroni liberi + banda di valenza parzialmente riempita



adre stanghette = 1 elettrone per legame covalente


SemiMetalli: banda sup piena un parzialmente sovrapposta alla banda successiva

Isolanti: valenza piena e banda di conduzione vuota con gap energetico

Semiconduttori: come gli isolanti un gap ridotto \rightarrow alcuni elettroni possono saltare in conduzione (es: gap = 1,12 eV silicio, 0,67 eV Ge, 1,43 eV As)

Oss: il germanio ha metà energia di gap del silicio \rightarrow lavora male a t. ambiente

È possibile rompere un legame avendo un elettrone libero per la conduzione. Ottengo un elettrone (carica -) e un buco ("Hole", carica +)



Temperatura \uparrow legami rotti \uparrow aumento; portatori di carica liberi. $elettrone = n$, buco = p


Quanti legami vengono rotti in funzione della temperatura?

1 cm³ di Si contiene 5×10^{22} atomi

distanza interatomica \rightarrow 0,5 nm = 5 Å

Un materiale intrinsecosco (es silicio) ha $n=p$.

Con materiali drenanti si può avere $n \neq p$



Ho il mio materiale intrinseco $n = p$

Applico una ^{diff di} potenziale ΔV

Le lacune si muovono nella direz. di \vec{E}

Gli elettroni fanno il contrario

Chiamo il flusso di portatori Φ_u (per unità di area e tempo)
 $= \text{lacune } \Phi_p$ (- - -)

Scrivo la densità di corrente $J = q \Phi_p - q \Phi_u$ in cui $q = \text{carica elem. positiva}$ ($1,6 \cdot 10^{-19} \text{ C}$) $\bar{J}_p = q \Phi_p$ $\bar{J}_u = -q \Phi_u$

Def La velocità di deriva $\vec{N}_p = \mu_p \cdot \vec{E}$ $\vec{N}_u = \mu_u \vec{E}$] → velocità deriva lacune ed elettroni

a t ambiente $\mu_n = 1400 \text{ cm}^2/\text{V.s}$ (a 300K) $\mu_p = 450 \text{ cm}^2/\text{V.s}$ (a 300K) Qss:

$\mu_p \approx \frac{1}{3} \mu_n$ posso ricadurne J alla N-drift:

$$\bar{J} = q \Phi_p - q \Phi_u = q \cdot p N_p - q \cdot u N_u = q p \mu_p E + q u \mu_u E = (q \cdot p \mu_p + q u \mu_u) E$$

La condutibilità sarà $\sigma = q \mu_n n + q \mu_p p$ (è dipendente sia dagli elettroni che dalle lacune).

$$\text{Def resistività } \rho = \left(\frac{1}{\sigma} \right) = \frac{1}{q \mu_n n + q \mu_p p}$$


Sostituendo i valori a 300K $n = p = 1,45 \cdot 10^{10} \text{ cm}^{-3}$ $\sigma = 4,4 \cdot 10^6 \text{ S}^{-1} \text{ cm}^{-1}$
 $\rho = 2,5 \cdot 10^5 \Omega \cdot \text{cm}$ (@300K) → non è un buon conduttore il silicio puro

DOPAGGIAMENTO

• tipo n: aggiunge fosforo (V group). Senza rompere legami aggiunge un elettrone disponibile per condurre.

A fronte di $5 \cdot 10^{22}$ vengono aggiunti circa 10^{13} atomi di dopante.

Come concentrazione perciò abbiamo un livello molto basso.



L'arsenico è un po' più generale del fosforo. P quindi va meglio ad inserirsi nel reticolato.

As, P sono atomi donori (donors) (regolano atomi disponibili per la conduzione) $10^{14} \text{ cm}^{-3} \leq N_D \leq 10^{18} - 10^{20} \text{ cm}^{-3}$

Perciò n_i è la concentrazione intrinseca, N_D è la concentrazione dei donatori
 $N_D \gg n_i$ $n \approx N_D$ (è circa uguale perché ci sono 4 ordini di grandezza)

Le lacune sono di concentrazione n_i?

legge di azione di unesa

G(T) = tasso di generazione (di legami rotti)

R(T) = " = ricombinazione (" formanti) = n · p · r(T)

All'eq termodinamico $\rightarrow G(T) = R(T) \Rightarrow np = \frac{G(T)}{r(T)} = n_i^2 \rightarrow (1,45 \cdot 10^{10})^2$

costante dip. solo da T

La legge di azione di unesa vale sempre all'eq t.d.

Perciò $p = \frac{n_i^2}{n} \approx \frac{n_i^2}{N_D} \approx \frac{10^{20} \text{ cm}^{-3}}{10^{18} \text{ cm}^{-3}} \approx 100 \text{ lacune/cm}^3$

Nota: sono così poche le lacune che non contano praticamente niente, perciò elettroni: portatori maggioritari, lacune: portatori minoritari

In un semic di tipo "n" $\sigma = q \mu_{\text{in}} n + q \mu_{\text{pp}} p \approx q \mu_{\text{in}} N_D$

tipo p: (p-type doping). L'atomo di Boro nel silicio è un atomo

"accettore" di elettroni (è dovuto a una lacuna, se visto al contrario) \rightarrow ACCEPTOR.

la concentrazione è $10^{16} \text{ cm}^{-3} \leq N_A \leq 10^{19} - 10^{20} \text{ cm}^{-3}$


Gli elettroni sono i minoritari, perché:

$$p \approx N_A \rightarrow \text{legge az. unesa} \rightarrow n = \frac{n_i^2}{p} \approx \frac{n_i^2}{N_A}$$

Le lacune sono i portatori maggioritari

I diagrammi di Arrhenius mostrano la relazione delle concentrazioni rispetto alla temperatura.

Correnti di diffusione



Ci questo processo è analogo a qualsiasi altro processo diffusivo (industriale che si espande in un vaso, etc)

Nel Si $D_n = 32 \text{ cm}^2/\text{s}$ $D_p = 12 \text{ cm}^2/\text{s}$ Si ha la relz. di Einstein:

$$D_n = \mu_n \cdot \frac{k_B T}{q} \quad \text{tensione termica} \quad @ \quad V_{th} \approx 25 \text{ mV}$$

$$D_p = \mu_p V_{th}$$


RESISTORE INTEGRATO



Considero uno substrato poco drogato (n-type) e realizzo una zona drogata al tipo p (rosso)

Ciò viene realizzato tramite ossidazione e photo-resist

C'è dell'ossido residuo (SiO_2) dal processo di droggaggio



$$R = \rho \frac{L}{A_{ren}} = \frac{1}{q \mu_p N_A} \frac{L}{t \cdot W}$$

*espongo un piccolo contatto della zona n-type per ottenere il potenziale di riferimento V_u

I terminali del resistore sono V_1, V_2

$$N_A \cdot t = \text{Dose } D \quad (\text{concentraz. sup di accettori}) \rightarrow R = \frac{1}{q \mu_p D} \cdot \frac{L}{W}$$

$R_{\square} = \frac{1}{q \mu D}$ è la resistenza per quadro, mentre $\frac{L}{w}$ è il n° di quadri \rightarrow

Nota: nella microelettronica si cerca di inserire meno resistenze possibili.

Esse occupano spazio e sono difficili da realizzare.

Per occupare meno spazio si disponeggono i quadri con un serpentino per ottenere una forma \pm compatta (quadrotto).

Con $V_1 = 0V$ e V_2 che varia, dovrei avere:

(Sotto un'opportuna tensione V_u)


GIUNZIONE PN (pn junction)

Prendiamo il caso in cui $N_A > N_D$

Porto a contatto i due blocchetti. Essendo un collegati ad un circuito esterno non si ha carica netta. Sicuramente all'inizio ho un gradiente di concentrazione \rightarrow corrente diffusiva

le lacune vanno nella n-type per portare carica positiva ($J_{p,diff}$).

gli elettroni = " p-type " = " negativi ($J_{n,diff}$)




ZONA SUDATATA

Viene a crearsi una zona sudata o di carica spaziale (depletion region / space charge region).


Ho cariche fisse che non possono muoversi. Un se ho un certo distrib. di carica assisto ad un campo elettrico.

Queste sono cariche negative e positive fisse.



Per la neutralità di carica, queste due zone devono essere equilibrate, perciò nel caso $N_A > N_D$ la zona spaziale è più estesa nel vettore n-type

$$|Q_{TOT}| = |Q_{p,TOT}| \quad qN_D A x_n = qN_A A x_p \quad x_n = \frac{N_A}{N_D} x_p$$




Calcolo il campo elettrico generato con Gauss



$$\text{per } x \leq x_p \quad Q_{p,TOT}(x) = 0 \rightarrow E(x) = 0$$

$$\text{per } -x_p \leq x \leq 0 \quad Q_{p,TOT}(x) = -qN_A \cdot A (x - (-x_p)) \quad E(x) = \frac{Q_{p,TOT}(x)}{A \cdot \epsilon} = -\frac{qN_A (x + x_p)}{\epsilon}$$

$$\text{per } 0 \leq x \leq x_n \quad Q_{TOT}(x) = -qN_A A x_p + qN_D A x \quad E(x) = -\frac{qN_A x_p}{\epsilon} + \frac{qN_D x}{\epsilon}$$

$$\text{per } x \geq x_n \quad E(x) = 0$$






Questa tensione è una tensione di built-in

e non è misurabile (è compensata all'interno del semiconduttore)

Si perde dalla concentrazione del drogaggio e dalla diffusione dei portatori.
Tutto ciò avallizzato è stato il comportamento all'equilibrio.

Applicando una tensione vado ad incrementare o diminuire l'altezza della barriera di potenziale. Se \uparrow non passa corrente, se \downarrow passa molta corrente \Rightarrow
 \Rightarrow la giunzione può essere lineare.

Oss: La tensione built-in è normalmente $\approx 0,7V$





\uparrow barriera \rightarrow polarizzazione diretta, \downarrow barriera \rightarrow polarizzazione inversa.

Invece di polarizzare con un gen. di tensione, appliciamo per comodità un gen. di corrente (si avallizza poi attraverso la tensione)

Ho elettroni che lasciano la zona n e viceversa per le bucce che lasciano la zona p. Vado perciò ad incrementare la zona di svolazzamento.

Si incrementa l'ampiezza della barriera di potenziale. Si ottiene una tensione (questo giro misurabile) ai capi della giunzione. Terminale n è a potenziale più positivo rispetto al potenziale del terminale p.


Con una gen. tensione:




Tensione di breakdown $V_{BD} < 0$.

Se la tensione del gen. è in modulo maggiore di V_{BD} :


- posso avere un BD di tipo zener (effetto zener): la tensione applicata genera un campo elettrico troppo elevato in grado di rompere legami covalenti \rightarrow pur essendo in polarizzazione inversa scorre una corrente apprezzabile

- BD per moltiplicazione a valanga: il campo elettrico diventa sufficiente per accelerare l'elettrone che sbatte suln zona di sottoservimento \rightarrow viene liberato un altro elettrone che sbatte a sua volta. Il processo si ripete.

Il comportamento in temperatura dei BD a valanga è invece \neq diverso a seconda del BD. I diodi fatti apposta per lavorare in BD, altrimenti se la potenza vma viene limitata, si può rompere la giunzione.



Vediamo la polarizzazione diretta:



Il potenziale si abbassa perché la regione p si stringe; la tensione è quella misurata con la zona p a $pot > pot$ zona n.

Applicando il gen di tensione aiuto ad aumentare la corrente di diffusione. Sappiamo che $N_A > N_D$ le lacune

Nella zona n-type i minoritari sono le lacune. $\rightarrow P_n \neq$


Viceversa per gli elettroni in zona p $\rightarrow N_p \neq$

A bordi ottengo un cambiamento. Verso $-x_p$ ottengo un eccesso di portatori esponenziale. Uguale per x_n


Questo eccesso di portatori fa sì che aumenti la corrente diffusiva (dipende dal gradiente della concentrazione) rendendole apprezzabili.

A causa dell'esponenziale, basta cambiare di poco la tensione per capire della giunzione per avere un grossa variaz di corrente diffusiva.

La giunzione può fornire un diodo, realizzato con tecnologia planare



Caratteristica i-v di un diodo a giunzione




In pol inverso la corrente è trascurabile ($\sim nA$) e non dipende dalla tensione

$$\text{L'equazione exp è } I_d = I_s \left[\exp \left(\frac{V_d}{V_{th}} \right) - 1 \right]$$

I_s : corrente di saturazione inversa

Si assume per convenzione $0,7V$ la tensione in cui si ha una corrente apprezzabile \rightarrow tensione di TURN-ON

A temperatura più alta dell'ambiente, la caratteristica exp tratta a sx:




Ha un aumento di $\approx 100 \mu\text{A}/^\circ\text{C}$ oppure $-2 \mu\text{V}/^\circ\text{C}$

Possiamo ottenere un termometro in base alla giunzione pn a causa della forte dipendenza della caratteristica dalla T

Potenza dissipata dal diodo pol inv now


$$\text{pol diretta } P_D = 0,7 \cdot i_D$$

Analizziamo un circuito con un diodo: Tecniche di analisi:



1. metodo grafico:

$$\text{Calcola } I_{cc} = \frac{V_{in}}{R} \quad I_0 = 0 \text{ A} \quad V_0 = V_{in}$$




2. metodo analitico:

$$\left\{ \begin{array}{l} V_{in} - V_{out} = R \cdot I \\ \end{array} \right.$$

$$\left\{ \begin{array}{l} I = I_s \left(\exp \left(\frac{V_D}{V_{th}} \right) - 1 \right) \end{array} \right. \rightarrow \text{eq trascendente}$$

Questi due metodi non forniscono risultati usabili o precisi.

3. Modellizzazione del diodo



caratteristica vera: se le tensioni nel circuito sono $\gg 0,7\text{V}$

rossa: $-- -- -- -- \approx 0,7\text{V}$
Guardando l'esercizio

$$I = \frac{10 - 0,7}{3,3\text{k}} = 1\text{mA} \quad \text{NB: devo verificare che la corrente}$$

sia sempre compatibile con la polarizzazione scelta

Perciò guardare sempre le ipotesi;

Diodo zener

È progettato per lavorare in BD. Il datasheet indica le diverse tensioni
 V_z : tensione di BD per effetto zener



simbolo dello zener


es:



Suppongo ideale spento per $H_p \rightarrow V_D = -9V$


Dato che $V_D < 0$ è in polariz. inversa, perciò la supposizione del diodo in c.a. è corretta

es



Per H_p suppongo polarizz. diretta. Sost con gen. tensione da $0,7V \Rightarrow I = \frac{2,5-0,7}{2k} = 900\mu A$

es



$N_{in} = 5V 100Hz$ SINUSOIDALE (nel caso non fossi tardi)



$$D \text{ è ON se } V_{out} \geq 0,7V \rightarrow V_{out} = \frac{R_2}{R_1+R_2} N_{in} + 0,7 \frac{R_1}{R_1+R_2} = \frac{N_{in}}{2} + \frac{0,7}{2} = \text{se } N_{in} = 0,7V \rightarrow V_{out} = 0,7 \\ \text{se } N_{in} = 5V \rightarrow V_{out} = 2,85V$$

Nel caso di $V_{BD} = -4V$ allora per $N_{in} \leq -4V$ allora
 \rightarrow il diodo è in BD \rightarrow sost con gen di tensione da
 $-4V$ opportunamente orientato.

$$V_{out} = \frac{R_2}{R_1+R_2} N_{in} - 4 \frac{R_1}{R_1+R_2} = \frac{N_{in}}{2} - 2V = \begin{cases} N_{in} = -4V & V_{out} = -4V \\ N_{in} = -5V & V_{out} = -4,5V \end{cases}$$

Punto

~~MOS TRANSISTOR~~



Ho un resistore integrato, quando $V_2 > 0$ abbiamo un po' diretta fornita dalla giunzione pu. $I = I_d + I_n$

Così $V_n > 0$ $V_n > V_2 \mid_{\text{MAX}}$:

Precisaz sulla giunzione pu e la tensione di riferimento V_n




MOS TRANSISTOR

Mosfet metal oxide Semiconductor (Silicon) Field Effect Transistor

In presenza di bassa potenza in ingresso, preleva potenza dall'alimentazione per fornire elevata potenza in uscita.

Essi esistono ad arricchimento (enhancement) a canale n e a canale p.



Metto Source,drain a massa e V_g sul gate

I valori caratteristici sono:

$V_g = \text{tensione gate}$ $I_g = \text{corrente gate}$

($I_g = 0A$ a causa dell'ossido)

$I_D = \text{corrente di drain}$ $I_S = \text{corrente source}$

$$V_{GS} \triangleq V_g - V_s \quad V_{DS} \triangleq V_d - V_s \quad V_{GD} \triangleq V_a - V_d$$

Al crescere di V_g richiamo elettroni mobili all'interfaccia ossido-Silicio. " " " " genero un campo \vec{E} che punta verso il venter.

Crea un zona svuotata all'interfaccia abbattendo lacune, la crescita è legata dalla radice della tensione (piccola variazione).

Ad un certo punto non cresce più la zona svuotata ma gli elettroni si accumulano ancora (in un po' exp) all'interfaccia

* strato di inversione: si forma quando ~~$V_g = V_{Tn}$~~ $V_g = V_{Tn}$ detta tensione di soglia (Threshold voltage)

Si chiama strato inv perché gli elettroni, pure essendo minoritari nel p-type, sono abbondanti in quella zona, perciò è come se si invertisse il type, avendo un n-type nella zona di inv.

$$C_{GATE} = \frac{\epsilon_0}{t_{ox}} A_{GATE} = \epsilon_0 \epsilon_{Si} = 10^{-12} F/cm^2$$

$$= C_{ox} \cdot W \cdot L$$

$$\epsilon_0 \epsilon_{SiO_2} = \frac{1}{3} \epsilon_0 \epsilon_S$$


C_{GATE} : capacità di gate che si forma quando si

forma lo strato di inversione. Ho invece $C_{ox} = \frac{\epsilon_0}{t_{ox}}$ (capacità per unità di area)

$Q_n = C_{ox} (V_{GS} - V_{Tn})$ \hookrightarrow carica per unità di area \hookrightarrow mi dice quanti elettroni ci sono nello strato di inv.

Moltiplichiamo Q_n per l'area del transistor e ottieniamo gli elettroni tot. Però il primo "compito" assolto da un mos ~~è~~ è il condensatore.

Resistore nMOS



$$R_{ch} = \rho_{ch} \cdot \frac{L}{\text{Area}_{ch}} = \rho_{ch} \cdot \frac{L}{Wt} \quad \rho_{ch} = \frac{1}{q \cdot \mu_n \cdot n}$$

n: concentrazione volumetrica degli ~~elettroni~~ elettroni nel canale

$$R_{ch} = \frac{1}{q \cdot \mu_n \cdot n t} \cdot \frac{L}{W} \quad \text{densità sup di carica nel canale } q \cdot n \cdot t$$



Ora pongo una tensione V_{DS} molto piccola


$$V_{DS} = I_D \cdot R_{ch} \quad I_D = \frac{V_{DS}}{R_{ch}} = V_{DS} \cdot \mu_n C_{ox} (V_{GS} - V_{Tn}) \cdot \frac{W}{L}$$

Rappresento quindi la caratteristica, il cui coeff regolare dipende dalla conduttanza nel canale.

La caratteristica è valida per V_{DS} molto piccole, per valori più grandi

non sarà più un regime ohmico, avremo una caratteristica diversa.

Per V_{DS} più grande, non avrò lo stesso potenziale lungo il canale, ma il potenziale varierà linearmente lungo il canale.



Introduco la coordinate spaziale y :

$$q(y) = \mu_n C_{ox} [V_{GS} - V(y) - V_{TN}]$$

\rightarrow carica per unità di area

La carica varia in base alla posizione nel canale, perciò il potenziale varia.

$$\begin{aligned} dR &= \frac{dy}{\mu_n C_{ox} [V_{GS} - V(y) - V_{TN}] W} \\ \int_0^{V_D} dV &= \int_0^{V_D} I_D dR \quad \rightarrow \quad \int_0^{V_D} dV = I_D \int_0^{V_D} dR \end{aligned}$$

sapendo che $dV = I_D \cdot \frac{dy}{\mu_n C_{ox} [V_{GS} - V(y) - V_{TN}] \cdot W}$

Posso scrivere l'int come:

$$\begin{aligned} \mu_n C_{ox} \cdot W \int_0^{V_D} [V_{GS} - V - V_{TN}] dV &= I_D \int_0^L dy \quad I_D = \mu_n C_{ox} \frac{W}{L} \int_{V_{GS}-V_D-V_{TN}}^{V_{GS}-V_D} x (-dx) = \\ x &= V_{GS} - V - V_{TN} \quad x = V_{GS} - V_{TN} \\ dx &= -dv \quad V = V_D \rightarrow x = V_{GS} - V_D - V_{TN} \\ &= \mu_n C_{ox} \frac{W}{L} \int_{V_{GS}-V_D-V_{TN}}^{V_{GS}-V_{TN}} x dx = \frac{1}{2} \mu_n C_{ox} [(V_{GS}-V_{TN})^2 - (V_{GS}-V_D-V_{TN})^2] = \\ &= \frac{1}{2} \mu_n C_{ox} [(V_{GS}-V_{TN})^2 - (V_{GS}-V_{TN}) + 2(V_{GS}-V_{TN}) \cdot V_D - V_D^2] = \\ \Rightarrow I_D &= \frac{1}{2} \mu_n C_{ox} \frac{W}{L} [2(V_{GS}-V_{TN})V_{DS} - V_{DS}^2] \end{aligned}$$

Per $V_{DS} \ll 1 \rightarrow V_{DS}^2 = o(V_{DS}) \rightarrow I_D$ è dipendente lin, ottengo la 1° espressione

Per V_{DS} più grande ottengo I_D^{\oplus}


$$f(x) = ax^2 + bx + c \rightarrow X_V = \frac{-b}{2a} \text{ perciò:}$$

$$V_{DS} = \frac{\frac{3}{2}(V_{GS}-V_{TN}) \frac{1}{2} \mu_n C_{ox} \frac{W}{L}}{\frac{1}{2} \mu_n C_{ox} \frac{W}{L} \cdot x} = V_{GS} - V_{TN} \quad V_D - V_S = V_G - V_S - V_{TN}$$

$$\oplus \quad V_D = V_{TN}$$

Il vertice della funzione si fa quando \oplus , ~~è~~ sul punto $y=L$ canica

La tensione in questa situazione è zero, perciò non ho zone di inversione:



\Rightarrow Il parallelo pipete diventa tetraedro
 \Rightarrow raddoppia la resistenza


$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} [2(V_{GS} - V_{Th})^2 - (V_{GS} - V_{Th})^2] = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2$$

$V_{GS} - V_{Th} = V_{DS}$

I_D in saturazione

Come carica nel canale $\rightarrow 0$, ho raggiunto la condiz di piuchi-off (strizzamento)

In questa condizione gli elettroni che arrivano al piuchi-off vengono portati via dal campo elettrico creatosi in questa condizione. il numero riunite sempre uguali, la corrente assorbita sarà la stessa



V_A = tensione di early (<0) = intercetta delle rette segnate in \Rightarrow

le rette \Rightarrow sono l'andamento reale rispetto alle \equiv che rappresentano la saturaz

Se tengo conto di V_A allora $I_{D\text{sat}} = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2 \left(1 + \frac{|V_{DS}|}{|V_A|}\right)$

* piccola dipendenza lineare

La zona ohmica è anche chiamata comportamento a triodo.

Vediamo ora le diff tra nMOS e pMOS:




- $V_{Th} > 0$
- $V_{GS} < V_{Th} \rightarrow$ nMOS off $I_D = 0$
- $V_{GS} > V_{Th} \rightarrow$ nMOS on

$\xrightarrow{V_{GS} > V_{Th} \rightarrow (TRIODE)} I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} \left[2(V_{GS} - V_{Th})^2 - (V_{DS} - V_{GS})^2 \right]$

$\xrightarrow{V_{GS} < V_{Th} \rightarrow PINCH-OFF (CAT)} I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{Th})^2$

Oss: $K_n = \frac{1}{2} \mu_n C_{ox} \frac{W}{L}$


\hookrightarrow fattore di transconduttan





Passiamo al pMOS:

Il simbolo circuitale è:

Passo non inserire la freccia nel simbolo



TRANSISTOR pMOS





- $V_{GS,p} > V_{TP}$ pMOS off, $I_D = 0$

- $V_{GS,p} < V_{TP}$ pMOS on \rightarrow ohmico o triodo per $V_{DS,p} < V_{TP} \rightarrow I_D = -\frac{1}{2} \mu_p C_{ox} \frac{W}{L} [2(V_{GS,p} - V_{TP})V_{DS,p} - V_{DS,p}^2]$

saturo $V_{DS,p} > V_{TP} \rightarrow I_D = -\frac{1}{2} \mu_p C_{ox} \frac{W}{L} (V_{GS,p} - V_{TP})^2$

$$K_p = -\frac{1}{2} \mu_p C_{ox} \frac{W}{L}$$


Vediamo la caratteristica:



~ molto usato in elettronica digitale

Si definisce Resistenza di canale: (per nMOS):

$$R_{DS,ON} = \left. \frac{\partial V_{DS}}{\partial I_D} \right|_{V_{DS}=0} = \left. \frac{1}{\frac{\partial I_D}{\partial V_{DS}}} \right|_{V_{DS}=0} = \left. \frac{1}{2(V_{GS} - V_{TN}) K_n} \right|_{V_{DS}=0}$$




$R_{DS,ON}$ è l'inverso della pendenza delle rette in rosso nel grafico


Perciò nMOS come interruttore:

- nMOS off \rightarrow interruttore aperto ($V_{GS,n} < V_{TN}$) ($V_{GS,n} < V_{TN}$)
- nMOS on \rightarrow inter. "reale" acceso ($R_{DS,ON}$) ($V_{GS,n} > V_{TN}$) ($V_{DS,n} > V_{TN}$)

Vediamo un esempio: Considero tutti i transistori conclusi




Così $V_{GS,n} = V_{DD} > V_{TN}$



$V_{in} > V_{DD} - V_{TN}$ $V_{out} = V_{DD}$ no canale

$V_{in} < V_{DD} - V_{TN}$ $V_{out} = 0$ ha canale

Porta di trasmissione CMOS (C=complementary)



Vediamo:

• $V_G = 0V$, perciò $V_a = V_{DD} \rightarrow$ al variare V_G per $0 \leq V_G \leq V_{DD}$ il tensore di gate > ingresso

Non c'è speranza che si forni un canale di condutzione nell'nMOS \rightarrow nMOS off

Per il pMOS invece, il gate è positivo, un source/drain varia da OV a $V_{DD} \geq 0$

perciò non riesce a chiudere l'uscita \rightarrow pMOS off

Entrambi i MOS sono spenti \rightarrow circuito aperto (V_{out}/V_{in} sono scollegate).

• $V_a = V_{DD}$, $V_a = 0V$ 1) Suppongo ora che $V_{in} = 0V$, allora l'uMOS riesce a fare canale, perciò nMOS acceso (in condiz ohmiche). La tensione ai capi della capacità sarà quindi OV, come V_{in} (dopo essersi stabilitizzata avviamente), per quanto riguarda il pMOS, \exists in ingresso/uscita per cui ci sia canale \rightarrow pMOS off nMOS on, pMOS off $\rightarrow V_{out} = 0V$


2) Poniamo $V_{in} = V_{DD}$ nMOS: Lato ingresso: non c'è canale un nel lato uscita c'è canale. L'uMOS resta acceso finché la tensione di uscita non raggiunge V_T per $V_{out} = V_{DD} - V_{Tn}$, $\#$ nMOS si spegne

Tengo d'occhio il pMOS. Il gate è più negativo dell'ingresso \rightarrow ha canale \rightarrow pMOS on.

Il pMOS è sempre acceso in zona ohmica/sat. L'uscita da OV sale, ad un certo punto si spegne e riunisce il pMOS acceso prima in sat e poi in zona ohmica.



L'uscita viene mantenuta a V_{DD} dal pMOS ohmico.

Inverter CROS





Dobbiamo verificare che sia veramente un inverter logico.
 "0" = 0V \rightarrow uscita logica
 "1" = V_{DD} \rightarrow uscita logica

$$IN = 1 \rightarrow V_{ASu} = V_{DD} > V_T \rightarrow nMOS \text{ on} \quad V_{ASp} = 0 > V_T \rightarrow pMOS \text{ off}$$



nMOS è l'unico acceso in zona ohmica collegato a niente



$$IN = 0 \rightarrow V_{ASu} = 0 < V_T \rightarrow nMOS \text{ off} \quad V_{ASp} = IN - V_{DD} = -V_{DD} < V_T \rightarrow pMOS \text{ on}$$




Inverter CROS: caratteristica di trasferimento statico

Jedi \times ($V_{Tu} = |V_{Tp}| = V_T$) $\frac{V_{DD}}{2} - V_{Tp}$

$V_{in} = 0 \rightarrow V_{iu} = V_{Tu}$



Nel momento in cui $V_{iu} > V_{Tu}$, nMOS si accende:



Le due caratteristiche rispettivamente si abbassano e si alzano fino a che il pMOS non entra in saturazione:

intervalli di V_{out} possibili per una data V_{in}

per ricavare V_{iu} sat dovrà ricavare $I_{out,sat} = |I_{Dpsat}| \rightarrow K_u (V_{ASu} - V_{Tu})^2 = |K_p| (V_{ASp} - V_{Tp})^2 \Rightarrow K_u (V_{iu} - V_T)^2 = |K_p| [(V_{iu} - V_{DD}) + V_T]^2$

Nota: non sto tenendo conto della modulazione di carica. Facei l'Hp ($K_u = |K_p|$),

ovvero che l'inverter sia simmetrico (transconduttorze uguali)

$$\frac{1}{2} \frac{\mu_n C_o x \left(\frac{W}{L} \right)_u}{K_u} = \frac{1}{2} \frac{\mu_p C_o x \left(\frac{W}{L} \right)_p}{K_p} \rightarrow \text{inverter simm} \rightarrow \left(\frac{W}{L} \right)_p = \left(\frac{W}{L} \right)_u \cdot \frac{\mu_n}{\mu_p}$$

Dove quindi avere (per condizioni costruttive) il pMOS più grosso dell'nMOS 23

Perciò, avendo inverter siamo


$$\frac{V_{IN}(V_{IN} - V_T)^2}{2} = |K_P| [V_{IN} - V_{DD} + V_T]^2 \rightarrow$$

$$\rightarrow V_{IN} - V_T = -V_{IN} + V_{DD} - \frac{V_T}{2} \quad V_{IN} = \frac{V_{DD}}{2}$$

Questo pto di intersezione si chiama SOGGLA LOGICA di un inverter, che è il valore di tensione al di sotto del quale l'uscita è bassa e viceversa. Questo succede idealmente, senza disturbi e modulaz. di carica.

In realtà c'è una zona di "incertezza"

- Per $V_{IN} > \frac{V_{DD}}{2}$



Abbiamo che il pFOS va sempre verso lo spiegamento mentre l'hFBS è acceso in zona ohmica

- condiz sat per nFOS $V_{GDN} = V_{TN} \approx V_{IN} - V_{DN} = V_{TN} \rightarrow V_{IN} - V_{OUT} = V_{TN} \rightarrow$

$$\rightarrow V_{OUT} = V_{IN} - V_{TN} = \frac{V_{DD}}{2} - V_{TN} < \frac{V_{DD}}{2} \quad (*)$$


siamo alla soglia logica

- condiz sat per pFOS $V_{GDP} = V_{TP} \approx V_{UP} - V_{DP} = V_{TP} \rightarrow V_{IN} - V_{OUT} = V_{TP} \rightarrow$

$$\rightarrow V_{OUT} = \frac{V_{DD}}{2} - V_{TP} > \frac{V_{DD}}{2} \text{ perché } V_{TP} < 0 \quad (**)$$

Cosa succede se l'inverter non è simile?


Effetto della tensione di Alimentazione



Ho un pto nella caratteristica in cui la pendenza è -1 (viene scelto -15° per comodità) per distinguere la soglia di commutazione. Verso quel pto la uscita cambia di poco. Una variazione maggiore e si supera la soglia

- (1): un valore di V_{IN} per livello logico basso
 (2): V_{IN} // == == == == alto
- | |
|-----------------------|
| $V_{IN \text{ LOW}}$ |
| $V_{IN \text{ HIGH}}$ |

Questi valori sono utili per applicazioni come:




Perciò in condiz reali viene introdotto un rumore:

$$OUT2 = \overline{IN2} = \overline{OUT1 + Noise(t)} \quad] \rightarrow \text{dopo essere certo}$$




che il rumore sovrapposto non influenzi l'uscita.

Perciò entrano in gioco V_{INL} e V_{INH}



Si definiscono margini di ruvare (noise margins) i margini per cui l'uscita non viene influenzata.


$$V_{OUT_1} = V_{IN_2}$$




Ecco cosa succede con lo spostamento della simmetria. Oltre a una avere più simmetria, ottengo spostamento dei margini di ruvare.

Analisi dinamica dell'inverter CMOS

Vediamo i tempi di commutazione. Prendiamo $V_{Tn} = |V_{tp}| = V_t$ $K_u = |K_{pl}|$
Supponiamo uno scalino da 0V a V_{DD} all'istante zero



t_{PHL} : tempo di propagazione High-Low
: tempo per cui l'uscita raggiunge il 50% V_{DD}



Per $V_{DD} - V_{tn}$ non ha ancora raggiunto $\frac{V_{DD}}{2}$,
perciò sono già in zona ohmica quando raggiunge t_{PHL} . Per trovare questo valore
bisogna sommare (e calcolare prima di tutto) i tempi di saturazione e
la zona ohmica prima di raggiungere $\frac{V_{DD}}{2}$. Si ricorre a delle stime,
approssimazioni, per cui si fa il calcolo di t_{PHL} senza passare per
il calcolo rigoroso:

a approx) Consideriamo che la capacità si scurda con la corrente costante
pari a quella di saturazione:

$$I_{SATn} = K_u (V_{ASn} - V_{Tn})^2 = K_u (V_{DD} - V_{Tn})^2 \Rightarrow t_{PHL} = \frac{Q_{50\%}}{I_{SATn}} = \frac{C_L \cdot \frac{V_{DD}}{2}}{K_u (V_{DD} - V_{Tn})^2}$$

(La tensione parciò diminuirebbe linearmente). Questo è un approx per difetto perché I_{SATn} è più grande di quello reale (il tempo diminuisce) 25